avatar
文章
16
标签
16
分类
9
首页
留言
文章
  • 归档
  • 标签
  • 分类
  • 统计
生活
  • 相册
  • 音乐
  • 说说
  • 日记
工具
  • 主页
  • 盒子
  • 网盘
  • 评论
关于
  • 友链
  • 自己
  • CV
  • 历史
HonkW
搜索
首页
留言
文章
  • 归档
  • 标签
  • 分类
  • 统计
生活
  • 相册
  • 音乐
  • 说说
  • 日记
工具
  • 主页
  • 盒子
  • 网盘
  • 评论
关于
  • 友链
  • 自己
  • CV
  • 历史

UVM Intro

发表于2020-04-04|更新于2021-08-11|icverification
|字数总计:6|阅读时长:1分钟|阅读量:|评论数:
文章作者: HonkW
文章链接: https://blog.honk.wang/posts/UVM-Intro/
版权声明: 本博客所有文章除特别声明外，均采用 CC BY-NC-SA 4.0 许可协议。转载请注明来自 HonkW！
icuvm
打赏
  • 微信
    微信
  • 支付宝
    支付宝
cover of previous post
上一篇
Gvim-Verilog-Final
cover of next post
下一篇
Cordic Algorithm
相关推荐
cover
2020-03-17
Clock Domain Crossing
cover
2020-03-15
IC Design Flow
cover
2019-12-16
Clock-Divider
评论
ValineTwikoo
avatar
HonkW
言之命至，人随己愿
功不唐捐，自有因果
文章
16
标签
16
分类
9
IC 技术圈
公告
喜欢可以留个言，不喜欢不可以
感谢j*e微信捐助￥66.6
目录
  1. 1. 背景
    1. 1.1. 验证的历史
    2. 1.2. 验证要干什么
    3. 1.3. 为什么要UVM
  2. 2. 搭建环境
    1. 2.1. Linux
    2. 2.2. Windows
  3. 3. UVM入门
  4. 4. 附录—PUVM学习笔记
    1. 4.1. PUVM-2.2.1
      1. 4.1.1. UVM面向对象
      2. 4.1.2. UVM部分语法
      3. 4.1.3. UVM验证流程-3步
    2. 4.2. PUVM-2.2.3
      1. 4.2.1. UVM特性-库&可移植性
      2. 4.2.2. UVM运行机制-Phase
    3. 4.3. PUVM-2.3.1
      1. 4.3.1. UVM环境与DUT-interface
      2. 4.3.2. UVM传参数-uvm_config_db
      3. 4.3.3. UVM消息-`uvm宏
      4. 4.3.4. UVM类注册-`uvm_object_utils()
      5. 4.3.5. UVM包-transaction
        1. 4.3.5.1. 定义transaction包
        2. 4.3.5.2. 产生transaction并发送
          1. 4.3.5.2.1. 新建transaction
          2. 4.3.5.2.2. 新建data queue
          3. 4.3.5.2.3. 数据出入fifo
    4. 4.4. PUVM-2.3.3
      1. 4.4.1. UVM树挂载-create
      2. 4.4.2. UVM组件-monitor
      3. 4.4.3. UVM运行机制-phase的raise & drop
      4. 4.4.4. UVM面向对象-super
    5. 4.5. PUVM-2.3.7
      1. 4.5.1. UVM架构1
      2. 4.5.2. UVM组件-scoreboard
    6. 4.6. PUVM-2.4.2
      1. 4.6.1. UVM组件-sequencer&sequence
        1. 4.6.1.1. sqr与drv
          1. 4.6.1.1.1. 数据接口
          2. 4.6.1.1.2. 数据收发
        2. 4.6.1.2. seq与sqr
          1. 4.6.1.2.1. 数据接口
          2. 4.6.1.2.2. 数据收发
        3. 4.6.1.3. sequence—object和component
      2. 4.6.2. UVM架构2
    7. 4.7. PUVM-2.5.1
      1. 4.7.1. UVM组件-sequence
        1. 4.7.1.1. my_sequence 设置为default
        2. 4.7.1.2. seq启动
      2. 4.7.2. UVM传参
      3. 4.7.3. UVM运行机制-phase:report_phase
    8. 4.8. PUVM-2.5.2
      1. 4.8.1. UVM-testcase
    9. 4.9. verification_flow
最新文章
Interview Exercise
Interview Exercise2021-09-27
Vimscript-AutoMatic-Verilog
Vimscript-AutoMatic-Verilog2021-09-20
Windows必装
Windows必装2021-08-11
Gvim-Verilog-Final
Gvim-Verilog-Final2021-08-11
Hexo博客搭建
Hexo博客搭建2021-08-11
©2019 - 2021 HonkW JaneR
框架 Hexo|主题 Butterfly
本地搜索