言之命至,人随己愿
—— 刘在石
功不唐捐,自有因果
📜 关于我
1 | module introduction( |
🔑 技能学习
IC前端&FPGA
Verilog-2001-Fluent
Python-Familiar
C-Familiar
SystemVerilog-Learning
SystemC
Vimscript-Learning
Tcl-Learning
Makefile
Shell
Perl
Synplify-Familiar
Quartus-Know
ISE -> Vivado(Xilinx)
Vim-Fluent
Emacs
ModelSim(Mentor Graphics)-Familiar
iVerilog(Open source)
VCS(Synopsys)
NCVerilog(Cadence)
ModelSim(Mentor Graphics)-Familiar
gtkWave
VCS-Verdi(Synopsys)
VCS-DVE(Synopsys)
SimVision(Cadence)
Git-Familiar
SVN
CVS
✉️ 联系我
⚠️免责声明
本站以分享互联网经验、学习知识为目的,所有文章所涉及使用的工具、资源等均来自互联网, 仅供学习和研究使用,版权归作者所有。本站内的文章多为博主原创,仅供学习交流之用,不参与商业用途。
如果无意之中侵犯了您的版权,请来信告知。本站将在第一时间删除!
遵守相关法律法规,由于本站资源部分来源于网络,开发也是使用开源模板,故无法核实资源侵权的真实性,无论出于何种目的要求本站删除内容,需要提供相关证明,否则不予处理。